こんにちはゲストさん。会員登録(無料)して質問・回答してみよう!

解決済みの質問

Verilogでの通信

現在CPLD(MAX2)とVerilog-HDLを用いて、センサの信号が入力された回数をPCにシリアル通信(RS232C)で送信する回路を作成しています。

http://www.hmwr-lsi.co.jp/fpga/fpga_3.htm

上記のサイトを参考に通信部を作成しましたが、
例えば「300」 と送信したい場合に
8'b0000_0011(3)
8'b0000_0000(0)
8'b0000_0000(0)
と3回にわけて送信したいのですが、Verilog-HDLではそのように記述すればよいでしょうか?
お分かりになられる方がいらっしゃいましたら、ご教授宜しくお願い致します。

投稿日時 - 2013-09-22 19:55:32

QNo.8275240

すぐに回答ほしいです

質問者が選んだベストアンサー

どの様なタイミングで信号を入力したいのか解らないので、
的確な答えが出来なくて申し訳ないのですが…

任意のタイミングで、「TX_DATA」に 0x30,0x00,0x00 と
順に入力していけば良いのでは無いのでしょうか?
当然ですが、TX_DATA_EN = 1 の時にデータがセットされます。

投稿日時 - 2013-09-23 23:16:28

お礼

ご回答ありがとうございます。
参考サイトのプログラムをあまり理解できていませんでしたが、
>>TX_DATA_EN = 1 の時にデータがセットされます。

上記のアドバイスをいただいてから、プログラムを読み直すとよくわかりました。

また、質問した内容に関しても解決することが出来ました。
ありがとうございました

投稿日時 - 2013-10-03 17:48:59

ANo.1

このQ&Aは役に立ちましたか?

0人が「このQ&Aが役に立った」と投票しています

回答(1)

あなたにオススメの質問