こんにちはゲストさん。会員登録(無料)して質問・回答してみよう!

締切り済みの質問

逓倍回路?

私は今VHDLの勉強をしておりCycloneで手始めに簡単なカウンターを作っておりますが周波数を数倍にしたい(逓倍回路?)のですが、どうしたらよいのでしょうか。ちなみにアルテラ社のQuartusIIを使用しております。自分は初心者ですが、難しいご説明(自分にしてみればですが)でも、何とかそこから勉強して回路を作っていきたいと思ってます。どんなことでも構いませんのでどうぞよろしくお願いします。

投稿日時 - 2008-01-24 13:58:53

QNo.3709223

すぐに回答ほしいです

このQ&Aは役に立ちましたか?

0人が「このQ&Aが役に立った」と投票しています

回答(3)

ANo.3

あ~, 周波数逓倍は #2 で引用されてる記事が基本でしょうね.
普通は PLL のような閉ループにするんですが, これははっきりいって「原発振器の周波数安定性が高くない」からです. そのため, phase comparator を使って位相差を検出し, 原発振器である VFO にフィードバックして周波数を安定化しています. もともと周波数が安定している原発振器を使えばフィードバックは不要なはずです.

投稿日時 - 2008-01-24 16:47:03

ANo.2

#1です。

何を勘違いしたか、逆のことを書いてしまった。失礼しました。
PLLなどの回路のように帰還をかけると、逓倍出来るようです。

下記の記事では、帰還を掛けずに逓倍出来るとあります。
http://www.kmt-iri.go.jp/kankou/sangaku/2003/pdf/534-K081.pdf

投稿日時 - 2008-01-24 15:18:34

お礼

ありがとうございます。
参考にさせてもらいます。

投稿日時 - 2008-01-24 15:32:37

ANo.1

アルテラ社のQuartusIIは、使ったことないですが、設計にあたっての考え方だけ申し上げます。

逓倍回路と言いましても、clockを、D-FFなどで分周回路の塊と思って下さい。気を付けないといけないのは、多くのFPGAは、同期式のFFで分周させる回路になりそうです。

出力される周波数は、clock ,1/2, 1/4, 1/8,.....................といった具合になります。

投稿日時 - 2008-01-24 14:15:47

お礼

さっそくのお回答ありがとうございます。
分周ですか‥ 周波数は下げることしかできないって
ことですよね?

投稿日時 - 2008-01-24 14:30:42

あなたにオススメの質問