「ＮＥＣ、回路の一部が故障しても動作不良を回避できるＬＳＩの基本技術を開発」参考にどうぞ。

http://release.nikkei.co.jp/detail.cfm?relID=153185&lindID=1

参考URL：http://release.nikkei.co.jp/detail.cfm?relID=153185&lindID=1

投稿日時 - 2007-02-19 17:52:20

DRAM では不良のセルを救うための予備のセルを持つのが普通になっていると思います。

参考URL：http://www.toshiba.co.jp/about/press/1995_06/pr_j0601.htm

投稿日時 - 2007-02-19 16:05:25

前半導体の設計をしたことがあるので、思い出して書きます。

確かに半導体の回路は精密でしかも複雑です。

まず設計段階から回路は動くことが大前提で設計します。
設計ミスなんて、許してくれない世界なんですよ。
回路は複雑ですので、回路をブロック単位にして、仕様に基づいて設計します。そうすれば、理屈上動くようにします。

その次にパターン設計をします。ゲートの大きさ、配線の幅、間隔のルールに従って、レイアウト設計をします。私がいた頃は鉛筆でやっていたのですが、今はＣＡＤでやっています。

いくら回路がよくても、パターン設計次第で動作がおかしくなる場合があるので、一旦試作品として作ってから、製品として耐えられるかテストされます。

それをパスしたら、生産へ進めますが、どうしてもバラツキがでます。ですから、ワースト条件はどこまでと決めて、それが通ればＯＫと考えるそうです。ワースト条件を下回ったＬＳＩは、捨てます。
プロセスルールをしっかり守れば、不良品が出る確立は低いです。

投稿日時 - 2007-02-19 15:47:44

プレイステーション３のSPEユニットは8個搭載されていますが、動いているのは7個ですね。
これは、生産段階で1個壊れていてもそのまま出荷できるからです。

参考URL：http://techon.nikkeibp.co.jp/article/TOPCOL_LEAF/20050518/104776/

投稿日時 - 2007-02-19 08:33:49

そう言う物は製品として出荷されないと思います。
不良率を歩留まりといいますが、新しい製造プロセス・製品では販売価格が高く設定されていますがそれは歩留まりが悪いから＝不良が多い。

価格改定がなされた段階では不良率が下がって歩留まりが良くなるので、製造コストが下がる＝販売価格を安くできる。

つまり、出荷された製品は厳格な動作チェックなどの厳しい品質管理をパスした物だけのはずなので、販売されている製品に不良素子はあり得ない。と思っています。

メモリの場合、エラー訂正が備わっていますが、CPU、BUS、メモリと経由する回路が多くなるのでノイズによる影響を(CPU以上に)受けやすいためだと思います。

投稿日時 - 2007-02-19 08:01:21